Differences

This shows you the differences between two versions of the page.

--- dispositivi_logici_programmabili [2017/10/26 16:21] – [VHDL per la descrizione, la sintesi e la realizzazione di sistemi digitali su FPGA] admin
+++ dispositivi_logici_programmabili [2020/06/01 09:16] (current) – admin
@@ Line 1: / Line 1: @@
 =====Corso di Dispositivi Logici Programmabili=====
+-----------------------------
+Link: [[avvisi_dlp|Avvisi]]  (ultimo avviso 30/05/2020)
+-----------------------------
 Il corso affronta il problema della descrizione di sistemi logici complessi mediante un il lingiaggio formale di descriione dell'hardware VHDL.
@@ Line 18: / Line 23: @@
 </hidden>
-Link: [[es_VHDL_simu_01|esempio di simulazione]]
+Link: [[es_VHDL_simu_01|introduzione ed esempio di simulazione]]
 ==== VHDL per la descrizione, la sintesi e la realizzazione di sistemi digitali su FPGA ====
@@ Line 29: / Line 34: @@
 </hidden>
-Link: esmpio di descrisione e realizzazione di un sistema logico su FPGA.
+Link: [[es_QUARTUS_simu_01| esempio di descrizione con VHDL e simulazione con QUARTUS]]
@@ Line 40: / Line 45: @@
 ==VHDL per la descrizione e la simulazione di dispositivi digitali==
 Si può usare un qualunque editor di testo per la scrittura di file VHDL.
-Per il controllo sintatico e per la simulazione si userà il pacchetto open source GHDL.
+Per il controllo sintattico e per la simulazione si userà il pacchetto open source GHDL.
 Per la visualizzazione grafica dei risultati della simulazione si userà il visulizzatore gtkwave.
@@ Line 50: / Line 55: @@
 La maggior parte delle attività di laboratorio faranno riferimento al sistema di sviluppo Altera [[http://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=english&No=1021|DE10-Lite]].
 Saranno comunque disponibili altre schede di sviluppo ([[http://www.terasic.com.tw/cgi-bin/page/archive.pl?No=593|DE0-nano]], [[http://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=53&No=83|DE1]]).
+==== Attività di Laboratorio (Emergenza coronavirus) ====
+Per consentire una attività di laboratorio significativa presso il domicilio di ciascuno studente è possibile acquisire componenti a basso costo e costruire sistemi digitali di modesta complessità basati sulla FPGA GW1N per la quale è disponibile commercialmente una schedina di sviluppo (Tang Nano) con costo inferiore a 10 euro. Se si completa il sistema con una interfaccia seriale asincrona per il collegamento con il relativo IP sviluppato nel corso delle lezioni, possono essere sviluppati sistemi di moderata complessità interfacciati con applicazioni sviluppate su personal computer. Le indicazioni per reperire l'hardware necessario, per ottenere, istallare e utilizzar il sistema di sviluppo, assieme alle istruzioni per per completare la schedina di sviluppo FPGA con un adattatore USB-UART (SENZA ESEGUIRE SALDATURE) sono reperibili alla pagina [[Tang_Nani|Tang Nano]].
+==== Note, documenti e altro materiale utile ====
+Note, documenti e altro materiale utile sono disponibili seguendo  questo [[documenti_dlp| link ]].
+==== Temi di esame ====
+Lo studente deve scegliere e implementare uno dei sistemi descritti in questo [[Elenco_temi_esame|link]].
+Lo studente deve comunicare la scelta al docente e attendere la sua approvazione. Una volta che uno dei sistemi è stato scelto e assegnato a uno studente, questo non è più disponibile per la scelta. Per questa ragione si suggerisce di comunicare la scelta solo nel momento nel quale si è certi di voler sostenere l'esame in tempi brevi.