Differences

This shows you the differences between two versions of the page.

--- temi_di_esame_sep_24 [2024/05/21 20:49] – admin
+++ temi_di_esame_sep_24 [2026/05/23 16:22] (current) – admin
@@ Line 1: / Line 1: @@
-====Elenco temi di esame anno accademocp 23/24 e successivi====
+====Elenco temi di esame ====
+L’elaborato di corso consiste nella progettazione e nel test di una periferica per MicroBlaze che implementi le funzioni descritte in ciascuno dei temi di seguito riportati. Il test della periferica in C deve errere fatto predispondedo gli opportuni comandi nel software di comunicazione discusso a lezione in modo che sia possibile condurre test sulla periferica da terminale collegato mediante UART al sistema microblaze.
-L’elaborato di corso consiste nella progettazione e nel test di una periferica per MicroBlaze che implementi le funzioni descritte in ciascuno dei temi di seguito riportati.
 Il progetto finale, che deve essere consegnato almeno una settimana prima della data prevista per l’esame, deve essere accompagnato da una relazione che descriva le strategie adottate per arrivare alla definizione della entità che è alla base della periferica. Le scelte progettuali devono essere giustificate.
@@ Line 9: / Line 10: @@
 Si ricorda che lo scopo della relazione è principalmente quello di spingere lo studente a utilizzare le conoscenze acquisite per affrontare il progetto e la realizzazione di un sistema digitale di modesta complessità. Nulla vieta di affrontare problemi anche più complessi, ma la scelta in questa direzione non comporta una valutazione maggiore per il solo fatto di avere aggiunto complessità.
-Come da programma del corso, la valutazione del progetto svolto incide per il 40% sulla valutazione complessiva, con il 60% che è riservato alla valutazione della prova orale, con la verifica delle conoscenze sul programma del corso (VHDL, aritmetica, utilizzo dei tool GHDL/GTKWAVE, utilizzo dei tool VIVADO/VITIS, comprensione dettagliata di tutti i progetti utilizzati come esempio nel coro delle lezioni, capacità di produrre l’architettura di semplici blocchi funzionali digitali sulla base di specifiche fornite nel corso dell’esame, ecc).
+Come da programma del corso, la valutazione del progetto svolto incide per il 40% sulla valutazione complessiva, con il 60% che è riservato alla valutazione della prova orale, con la verifica delle conoscenze sul programma del corso (VHDL, aritmetica, utilizzo dei tool GHDL/GTKWAVE, utilizzo dei tool VIVADO/VITIS, comprensione dettagliata di tutti i progetti utilizzati come esempio nel corso delle lezioni, capacità di produrre l’architettura di semplici blocchi funzionali digitali sulla base di specifiche fornite nel corso dell’esame, ecc).
-Oltre ai temi elencati nell'elenco seguente, si può selezionare un tema fra quelli relativi agli anni accademici precedenti, con le opportune modifiche da concordare con il docente per tenere conto della diversa piattaforma di riferimento (Intel DE10-Lite fino all'AA.22/23, Xilinx Basys3 o Urbana dall'AA.23/24).
+Oltre ai temi elencati nell'elenco seguente, si può selezionare un tema fra quelli relativi agli anni accademici precedenti [[elenco_temi_esame|(LINK)]], con le opportune modifiche da concordare con il docente per tenere conto della diversa piattaforma di riferimento (Intel DE10-Lite fino all'AA.22/23, Xilinx Basys3 dall'AA.23/24).
 In ogni caso la scelta del tema deve essere approvata dal docente. A questo fine lo stidente deve comunicare il tema scelto al docente e attendere una risposta affermativa prima di cominciare a lavorare al progetto.
@@ Line 20: / Line 21: @@
 La sintesi musicale di tipo FM, popolare all’inizio degli anni 80, si basa sulla modulazione in frequenza di un generatore sinusoidale di tono con un altro generatore sinusoidale di frequenza opportunamente correlata con quella del generatore di tono. Limitandosi al caso in cui la frequenza modulate sia un multiplo intero (max 8) con la frequenza del generatore di tono, progettare una periferica che implementi questo blocco funzionale. I parametri che devono poter essere impostati dall’utente sono: a) il rapporto fra la frequenza modulante e la frequenza del generatore di tono; b) l’indice di modulazione (che deve essere opportunamente definito come parte del progetto); c) la frequenza del generatore di tono; d) la condizione “suono on” e “suono off”. Le routine sul server seriale discusso a lezione, che deve essere utilizzato per la verifica del funzionamento della periferica, devono essere scritte in modo che, dopo la fase di configurazione, sia possibile generare un motivo musicale da parte di un ipotetico programma su PC che invia la nota da generare o un comando per interrompere il suono e generare quindi una pausa.  (L’ipotetico programma può essere realizzato a discrezione dello studente: non è richiesto ai fini della valutazione del progetto. Per la generazione del suono si possono sfruttare i DA della VGA. A discrezione dello studente, si può integrare il sistema con un convertitore DA con maggiore risoluzione. L’introduzione del DA non è richiesto ai fini dell’esame e non fa parte degli elementi usati per la valutazione).
-==Tema 2 (specifiche da completare)==
+==Tema 2 ==
 Si progetti una periferica che sia in grado di pilotare il tergicristallo di una autovettura secondo diverse modalità di funzionamento. Il movimento del tergicristallo è ottenuto mediante il ricorso a un servomotore in continua (sia il servomotore sia le specifiche per il pilotaggio saranno fornite dal docente). La periferica deve essere concepita in modo che sia possibile ricavare i comandi di operazione dai registri o direttamente dai tasti e dagli switch sulla scheda. In particolare la periferica deve prevedere la possibilità di impostare da software la modalità di ricezione delle informazioni di operazione. Questo può essere ottenuto mediante la scrittura di un opportuno bit in uno dei registri previsti per la periferica. Quando la periferica è impostata nella modalità in cui il funzionamento è controllato dagli switch e dai pulsanti della scheda, il funzionamento deve essere quello illustrato dalla specifiche seguenti, nell'ipotesi di patrtire da una condizione di reset in cui tutti gli switch sono in posizionie '0'.