In un contesto del genere, in VHDL si descrive il comportamento specificando come e in che tempi le uscite dei blocchi logici si adeguano ai cambiamenti dell'ingresso. Per esempio, nel descrivere un inverter, si potrà specificare che si tratta di un sistema con un ingresso e una uscita e che quando l'ingresso passa da “0” a “1”, l'uscita diventa “0” con un ritardo di 5 ns, mentre quando l'ingresso passa da “1” a “0”, l'uscita diventa “1” con un ritardo di 7 ns.

Una volta descritti tutti i blocchi, il VHDL consente di specificare come devono essere interconnessi alcuni/tutti i blocchi per formare un blocco più complesso, come questi blocchi possono essere a loro volta interconnessi per formare blocchi ancora più complessi fino ad arrivare al blocco che costituisce il sistema che si intende studiare mediante simulazione.

Si può quindi procedere alla simulazione ricorrendo ad alcune specifiche peculiarità del VHDL per generare i segnali di ingresso al sistema. Si vada al link qui sotto per una descrizione a grandi linee del processo di descrizione e simulazione.

I dispositivi FPGA sono circuiti integrati che contengono un elevato numero di dispositivi logici elementari configurabli e una fitta rete di interconnessioni che può essere programmata dall'utente. Oltre ad alcune migliaia (o decine di migliglia) di blocchi logici elementari (un blocco logico elementare è tipicamente una rete combinatoriale programmabile con pochi ingressi e uscite con la possibilità di usare un registro), alcune FPGA dispondono di blocchi specializzati (memorie configurabili, moltiplicatori paralleli, ecc). In questo contesto il VHDL può essere usato per descrivere il comportamento di blocchi logici e il modo in cui questi blocchi logici sono fra loro interconnessi. Lo scopo è arrivare a una effettiva realizzazione delle funzioni logiche descritte sfruttando i circuiti interni alla FPGA. Esistono software in grado di convertire una specifica VHDL, anche ad alto livello, in opportune configurazioni circuitali all'interno della FPGA. E' evidente, però, che in questo caso non ha senso specificare ritardi di propagazione all'interno della descrizione VHDL: non si sa a priori in che forma (con quali componenti) verrà realizzata la funzione logica descritta e, a maggior ragione, non si conoscono a priori i ritardi di propagazione all'interno del sistema che verrà realizzato. In questo caso sono i software di sviluppo delle case produttrici che, oltre a occuparsi della sintesi del sistema, stimano ritardi conseguenti alla particolare realizzazione ottenuta e consentono di effettuare una simulazione (gestita da software proprietario) del comportamento del sistema. Il sistema costruito può immediatamente diventare un sistema reale mediante la programmazione di una FPGA.