Il corso affronta il problema della descrizione di sistemi logici complessi mediante un il lingiaggio formale di descrizione dell'hardware VHDL, la sintesi di sistemi digitali su FPGA e il progetto di SoC su FPGA.
Dopo aver introdotto i fondamenti del linguaggio VHDL, questo verrà usato:
Parte integrante del corso è lo studio della rappresentazione dei numeri interi relativi in complemento a due e degli algoritmi per l'esecuzione delle operazioni elementari (somma, sottrazione, moltiplicazione, divisione). Viene inoltre studiata la rappresentazione di grandezze in notazione 1.n e le relative modalità di esecuzione di operazioni elemtari (somma, prodotto).
L'esame presuppone lo sviluppo di un progetto scelto fra quelli proposti dal docente (vedi più sotto il link alla pagina dedicata alla descrizione dei progetti proposti). L'esame consiste nella discussione del progetto e in una prova orale sugli argomenti del corso.