<?xml version="1.0" encoding="UTF-8"?>
<!-- generator="FeedCreator 1.8" -->
<?xml-stylesheet href="https://www.celec.org/doku/lib/exe/css.php?s=feed" type="text/css"?>
<rdf:RDF
    xmlns="http://purl.org/rss/1.0/"
    xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#"
    xmlns:slash="http://purl.org/rss/1.0/modules/slash/"
    xmlns:dc="http://purl.org/dc/elements/1.1/">
    <channel rdf:about="https://www.celec.org/doku/feed.php">
        <title>Note per gli studenti (C. Ciofi)</title>
        <description></description>
        <link>https://www.celec.org/doku/</link>
        <image rdf:resource="https://www.celec.org/doku/lib/exe/fetch.php?media=wiki:dokuwiki.svg" />
       <dc:date>2026-04-15T22:16:11+00:00</dc:date>
        <items>
            <rdf:Seq>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=ascii_to_bynary&amp;rev=1641574444&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=avvisi_dlp&amp;rev=1591003148&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=avvisi_labele&amp;rev=1585143318&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=biglia_gravita&amp;rev=1622398209&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=bynary_to_ascii&amp;rev=1631641641&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=calcolatrice_v1&amp;rev=1591458154&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=calcolatrice_v2&amp;rev=1641573563&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=campanello_porta&amp;rev=1591459245&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=chiave_v1&amp;rev=1633004839&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=chiave_v2&amp;rev=1591454845&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=chiave_v2bis&amp;rev=1617706180&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=conf_macc_virt_slp&amp;rev=1709488560&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=cont_recip&amp;rev=1622399840&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=conv_bin_bcd&amp;rev=1520448538&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=da_pwm&amp;rev=1622400521&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=dafare&amp;rev=1679999762&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=dispositivi_logici_programmabili&amp;rev=1591003004&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=documenti_dlp&amp;rev=1518460386&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=elenco_temi_esame&amp;rev=1641575283&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=es_quartus_simu_01&amp;rev=1516891653&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=es_vhdl_simu_01&amp;rev=1614934663&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=esercizio_a&amp;rev=1726951557&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=fmsound&amp;rev=1719339574&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=lab_ele_main&amp;rev=1585142205&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=laboratorio_di_elettronica&amp;rev=1485878707&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=macchina_virtuale&amp;rev=1585054912&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=materiale_didattico_sep&amp;rev=1667741193&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=mis_e_par&amp;rev=1486507572&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=modulatore_am&amp;rev=1622397553&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=multi_sprite&amp;rev=1622398988&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=qlsa&amp;rev=1496486197&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=sep_intro_vhdl&amp;rev=1771968201&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=sep_note&amp;rev=1776167232&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=sep_software&amp;rev=1774340384&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=sigmadelta&amp;rev=1719340965&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=sistemi_logici_programmabili&amp;rev=1716223817&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=slp_main&amp;rev=1771967929&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=sprite&amp;rev=1622399392&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=start&amp;rev=1771966092&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=stepper_v1&amp;rev=1591002230&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=tang_nani&amp;rev=1589325755&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=temi_di_esame_sep_24&amp;rev=1720521814&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=temi_di_esame_sep&amp;rev=1719341030&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=tergicristallo&amp;rev=1641575235&amp;do=diff"/>
                <rdf:li rdf:resource="https://www.celec.org/doku/doku.php?id=timer_uart_v1&amp;rev=1591002953&amp;do=diff"/>
            </rdf:Seq>
        </items>
    </channel>
    <image rdf:about="https://www.celec.org/doku/lib/exe/fetch.php?media=wiki:dokuwiki.svg">
        <title>Note per gli studenti (C. Ciofi)</title>
        <link>https://www.celec.org/doku/</link>
        <url>https://www.celec.org/doku/lib/exe/fetch.php?media=wiki:dokuwiki.svg</url>
    </image>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=ascii_to_bynary&amp;rev=1641574444&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2022-01-07T16:54:04+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>ascii_to_bynary</title>
        <link>https://www.celec.org/doku/doku.php?id=ascii_to_bynary&amp;rev=1641574444&amp;do=diff</link>
        <description>ASCII to Binary 

Si usa un terminale per inviare caratteri alla schedina tang nano. Nel funzionamento normale, dopo il reset il led sulla schedina è verde e la schedina rimane in attesa di ricevere un carattere. Non appena viene inserito un carattere, la schedina invia sullo schermo il simbolo '=' e la codifica ascii (nella forma di due cifre esadecimale) sullo schermo. Inoltre, se il carattere in questione è una lettera o un numero (da da 'A' a 'Z', da 'a' a 'z' e da 0 a 9) vine aggiunto in co…</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=avvisi_dlp&amp;rev=1591003148&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2020-06-01T09:19:08+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>avvisi_dlp</title>
        <link>https://www.celec.org/doku/doku.php?id=avvisi_dlp&amp;rev=1591003148&amp;do=diff</link>
        <description>Avvisi



In questa pagina sono raccolti gli avvisi e le comunicazioni per gli studenti durante lo svolgimento del corso

----------

(Ultimo aggiornamento 30/5/2020)

----------

(30/5/2020) Elenco temi di esame e relative specifiche

L'elenco dei piccoli progetti che devono essere svoltu prima dell'esame può essere consultato al seguente</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=avvisi_labele&amp;rev=1585143318&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2020-03-25T13:35:18+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>avvisi_labele</title>
        <link>https://www.celec.org/doku/doku.php?id=avvisi_labele&amp;rev=1585143318&amp;do=diff</link>
        <description>Avvisi



In questa pagina sono raccolti gli avvisi e le comunicazioni per gli studenti durante lo svolgimento del corso

----------

(Ultimo aggiornamento 25/03/2020)

----------

(25/03/2020) Software multisim: licenza gratuita per la versione student</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=biglia_gravita&amp;rev=1622398209&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2021-05-30T18:10:09+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>biglia_gravita</title>
        <link>https://www.celec.org/doku/doku.php?id=biglia_gravita&amp;rev=1622398209&amp;do=diff</link>
        <description>Simulatore del comportamento di una biglia in un campo gravitazionale

Lo schermo di un monitor VGA rappresenta una scatola bidimensionale all'interno della quale si muove una biglia (punto materiale) sottoposto a una accelerazione di gravità (uniforme sullo spazio dello schermo).
Il sistema da progettare deve risolvere in tempo reale le equazioni di moto della biglia (che viene visualizzata sullo schermo nella forma di uno sprite) e aggiornare la posizione della biglia stessa in modo da riprodu…</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=bynary_to_ascii&amp;rev=1631641641&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2021-09-14T17:47:21+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>bynary_to_ascii</title>
        <link>https://www.celec.org/doku/doku.php?id=bynary_to_ascii&amp;rev=1631641641&amp;do=diff</link>
        <description>Binary to ASCII

Si usa un terminale per inviare caratteri alla schedina tang nano. Nel funzionamento normale, dopo il reset il led sulla schedina è verde e la schedina rimane in attesa di ricevere caratteri. Se viene inviata una sequenza di 8 caratteri</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=calcolatrice_v1&amp;rev=1591458154&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2020-06-06T15:42:34+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>calcolatrice_v1</title>
        <link>https://www.celec.org/doku/doku.php?id=calcolatrice_v1&amp;rev=1591458154&amp;do=diff</link>
        <description>Calcolatrice elementare (ver 1)

Si usa un terminale per inviare caratteri alla schedina tang nano. 
Il sistema da realizzare sulla tang_nano deve rendere possibile l'esecusione della somma o della sottrazione fra numeri naturali in notazione decimale su tre cifre con le seguenti modalità.</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=calcolatrice_v2&amp;rev=1641573563&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2022-01-07T16:39:23+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>calcolatrice_v2</title>
        <link>https://www.celec.org/doku/doku.php?id=calcolatrice_v2&amp;rev=1641573563&amp;do=diff</link>
        <description>Calcolatrice elementare (ver 2)

Si usa un terminale per inviare caratteri alla schedina tang nano. 
Il sistema da realizzare sulla tang_nano deve rendere possibile l'esecusione dell'operazione di divisione intera fra numeri naturali in notazione decimale su tre cifre con le seguenti modalità.</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=campanello_porta&amp;rev=1591459245&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2020-06-06T16:00:45+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>campanello_porta</title>
        <link>https://www.celec.org/doku/doku.php?id=campanello_porta&amp;rev=1591459245&amp;do=diff</link>
        <description>Campanello porta

I due tasti sulla schedina Tang Nano vengono usati per ottenere il seguente risultato:

Se si preme uno dei tasti, indipendentemente dal tempo per il quale il tasto rimane premunto, su una uscita digitale deve essere riprodotta, per tre volte, la melodia caratteristica del</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=chiave_v1&amp;rev=1633004839&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2021-09-30T12:27:19+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>chiave_v1</title>
        <link>https://www.celec.org/doku/doku.php?id=chiave_v1&amp;rev=1633004839&amp;do=diff</link>
        <description>Chiave Elettronica (ver 1)

Si sfruttano i due tasti disponibili sulla schedina TANG-NANO per inserire un codice numerico secondo il seguente protocollo. 
Il codice è composto da tre cifre. Le tre cifre sono i numeri da 1 a Ncod (Ncod deve essere configurabile con 4&lt;Ncod&lt;10).</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=chiave_v2&amp;rev=1591454845&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2020-06-06T14:47:25+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>chiave_v2</title>
        <link>https://www.celec.org/doku/doku.php?id=chiave_v2&amp;rev=1591454845&amp;do=diff</link>
        <description>Chiave Elettronica (ver 2)

Si supponga di avere disponibile un tastierino con 16 tasti organizzati in una matrice di interruttori su 4 righe e 4 colonne (il tastierino può essere fornito dal docente). 10 di tali tasti sono usati per le cifre da 0 a 9, mentre due altri tasti ( per esempio</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=chiave_v2bis&amp;rev=1617706180&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2021-04-06T10:49:40+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>chiave_v2bis</title>
        <link>https://www.celec.org/doku/doku.php?id=chiave_v2bis&amp;rev=1617706180&amp;do=diff</link>
        <description>Chiave Elettronica (ver 2bis)

Si supponga di avere disponibile un tastierino con 16 tasti organizzati in una matrice di interruttori su 4 righe e 4 colonne (il tastierino può essere fornito dal docente). 10 di tali tasti sono usati per le cifre da 0 a 9, mentre due altri tasti ( per esempio</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=conf_macc_virt_slp&amp;rev=1709488560&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2024-03-03T17:56:00+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>conf_macc_virt_slp</title>
        <link>https://www.celec.org/doku/doku.php?id=conf_macc_virt_slp&amp;rev=1709488560&amp;do=diff</link>
        <description>Configurazione macchina virtuale (Sistemi Logici Programmabili)

(Ultima modifica 22/10/2020)

Gli strumenti software necessari sono distribuiti nella forma di una macchina virtuale linux. 
Sulla macchina virtuale sono istallati:

	*  Il simulatore GHDL</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=cont_recip&amp;rev=1622399840&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2021-05-30T18:37:20+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>cont_recip</title>
        <link>https://www.celec.org/doku/doku.php?id=cont_recip&amp;rev=1622399840&amp;do=diff</link>
        <description>Contatore reciproco con visualizzazione della frequenza su display a 7 segmenti

Si deve completare il contatore reciproco sviluppato a lezione aggiungendo la possibilità di visualizzare la frequenza misurata sui sei display a 7 segmenti disponibili sulla piattaforma DE10-Lite. Si deve poter selezionare la visualizzazione in Hz e in mHz (per la visualizzazione in mHz si sfrutti la possibilità di usare il punto decimale). Se la frequenza letta è maggiore della massima visualizzabile in ciascuna s…</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=conv_bin_bcd&amp;rev=1520448538&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2018-03-07T18:48:58+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>conv_bin_bcd</title>
        <link>https://www.celec.org/doku/doku.php?id=conv_bin_bcd&amp;rev=1520448538&amp;do=diff</link>
        <description>Sulla conversione della rappresentazione di numeri naturali da binario naturale a decimale in codifica BCD

Premessa

Molto spesso, quando si affrontano per la prima volta apetti relativi alla rappresentazione dei numeri si fa fatica a distinguere il numero in quanto entità che esiste e mantiene le sue proprietà (cioè il suo</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=da_pwm&amp;rev=1622400521&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2021-05-30T18:48:41+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>da_pwm</title>
        <link>https://www.celec.org/doku/doku.php?id=da_pwm&amp;rev=1622400521&amp;do=diff</link>
        <description>==DA PWM ad alta risoluzione. 

Un modulatore PWM può essere utilizzato come convertitore Digitale Analogico filtrando passa basso il segnale PWM. Per ottenere elevata risoluzione e basso ripple, la frequenza di taglio del filtro deve essere molto più bassa del periodo del PWM, e questo si traduce in un DA</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=dafare&amp;rev=1679999762&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2023-03-28T10:36:02+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>dafare</title>
        <link>https://www.celec.org/doku/doku.php?id=dafare&amp;rev=1679999762&amp;do=diff</link>
        <description>Si supponga di avere disponibili (saranno forniti dal docente) un motore in continua provvisto di riduttore e di encoder digitale in quadratura e un driver full bridge per l'alimentazione del modore.  

Si deve progettare un sistema digitale in grado di manterere costante la velocità di rotazione del motore che si suppone codificata su un intero a 8 bit in notazione in complemento a due.</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=dispositivi_logici_programmabili&amp;rev=1591003004&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2020-06-01T09:16:44+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>dispositivi_logici_programmabili</title>
        <link>https://www.celec.org/doku/doku.php?id=dispositivi_logici_programmabili&amp;rev=1591003004&amp;do=diff</link>
        <description>Corso di Dispositivi Logici Programmabili

----------

Link: Avvisi  (ultimo avviso 30/05/2020)

----------

Il corso affronta il problema della descrizione di sistemi logici complessi mediante un il lingiaggio formale di descriione dell'hardware VHDL. 

Dopo aver introdotto i fondamenti del linguaggio VHDL, questo verrà usato:</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=documenti_dlp&amp;rev=1518460386&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2018-02-12T18:33:06+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>documenti_dlp</title>
        <link>https://www.celec.org/doku/doku.php?id=documenti_dlp&amp;rev=1518460386&amp;do=diff</link>
        <description>Cofigurazione macchina virtuale

Le istruzioni per la configurazione della macchina virtuale con gli strumenti CAD che sono usati nel corso sono consultabili a questo link.

VHDL

Guida introduttiva al VHDL  (vhdl cookbook) 

Breve introduzione alla sintassi VHDL [ vedi]

Note sull'uso dello statement</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=elenco_temi_esame&amp;rev=1641575283&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2022-01-07T17:08:03+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>elenco_temi_esame</title>
        <link>https://www.celec.org/doku/doku.php?id=elenco_temi_esame&amp;rev=1641575283&amp;do=diff</link>
        <description>Elenco temi di esame.

In questa pagina sono riportate le specifiche di alcuni semplici sistemi digitali che devono essere progettati e implementati sulla piattaforma Tang-Nano prima dell'esame. La discussione del progetto sarà parte della prova orale.</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=es_quartus_simu_01&amp;rev=1516891653&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2018-01-25T14:47:33+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>es_quartus_simu_01</title>
        <link>https://www.celec.org/doku/doku.php?id=es_quartus_simu_01&amp;rev=1516891653&amp;do=diff</link>
        <description>Esempio di descrizione e simulazione di un sistema digitale in QUARTUS

Si consiglia di leggere e approfondire l'introduzione sulla descrizione di sistemi digitali in VHDL prima di affrontare questa nota.

quartus vs GHDL

Il linguaggio VHDL serve per descrivere la struttura di un sistema digitale comunque complesso. In linea di principio, il VHDL avrebbe ragione di esistere anche se non esistessero programmi di simulazione come il GHDL.  In effetti, almeno in origine, i linguaggi di descrizione…</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=es_vhdl_simu_01&amp;rev=1614934663&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2021-03-05T08:57:43+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>es_vhdl_simu_01</title>
        <link>https://www.celec.org/doku/doku.php?id=es_vhdl_simu_01&amp;rev=1614934663&amp;do=diff</link>
        <description>Esempio di simulazione in VHDL ( strumenti software: GHDL e gtkwave)

L'esempio in questa pagina è inteso come una prima guida introduttiva ed esemplificativa per chi non conosce il VHDL. La discussione è pertanto necessariamente incompleta e, a tratti, approssimativa.$t_1$$t_2&gt;t_1$$t_T$$t_T^+$$E_1$$t_1$$E_2$$t_2$$t_2&gt;t_1$$E_1$$E_2$$t_T^++10 ns$$t_T$$t=0$$t=0$$t=0$</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=esercizio_a&amp;rev=1726951557&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2024-09-21T20:45:57+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>esercizio_a</title>
        <link>https://www.celec.org/doku/doku.php?id=esercizio_a&amp;rev=1726951557&amp;do=diff</link>
        <description>Esercizio

Lo scopo di questo esercizio è quello di fare un breve riepilogo di diversi metodi per il calcolo della risposta di sistemi lineari mettendo in evidenza le relazioni esistenti fra i metodi stessi. Ci occuperemo del calcolo della risposta del circuito in Fig. 1 a una sollecitazione di tipo sinusoidale. Studieremo dapprima il circuito nel dominio del tempo, poi faremo uso dei metodi che si basano sulla trasformata di Laplace. Infine, faremo uso dei metodi di analisi propri della teoria …</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=fmsound&amp;rev=1719339574&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2024-06-25T18:19:34+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>fmsound</title>
        <link>https://www.celec.org/doku/doku.php?id=fmsound&amp;rev=1719339574&amp;do=diff</link>
        <description>Generatore di suoni con sintesi FM

La sintesi musicale di tipo FM, popolare all’inizio degli anni 80, si basa sulla modulazione in frequenza di un generatore sinusoidale di tono con un altro generatore sinusoidale di frequenza opportunamente correlata con quella del generatore di tono. Limitandosi al caso in cui la frequenza modulate sia un multiplo intero (max 8) con la frequenza del generatore di tono, progettare una periferica che implementi questo blocco funzionale. I parametri che devono p…</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=lab_ele_main&amp;rev=1585142205&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2020-03-25T13:16:45+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>lab_ele_main</title>
        <link>https://www.celec.org/doku/doku.php?id=lab_ele_main&amp;rev=1585142205&amp;do=diff</link>
        <description>Laboratorio di Elettronica

----------

Link: Avvisi  (ultimo avviso 25/03/2020)

----------

Presentazione del corso

Il corso in breve (vai)

Il corso non in breve (vai)

Strumentazione e misure

Misure di parametri circuitali (vai)

Strumenti di Misura (vai)

Circuiti (lezioni in laboratorio)</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=laboratorio_di_elettronica&amp;rev=1485878707&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2017-01-31T16:05:07+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>laboratorio_di_elettronica</title>
        <link>https://www.celec.org/doku/doku.php?id=laboratorio_di_elettronica&amp;rev=1485878707&amp;do=diff</link>
        <description>Laboratorio di Elettronica

Di cosa ci occupiamo

Ci occupiamo di verificare sperimentalmente il comportamento di circuiti elettronici (prevalentemente circuiti basati su amplificatori operazionali).

Come si svolge il corso

Agli studenti (singolarmente o in gruppo) viene proposto di progettare un circuito rispettando un insieme di specifiche date (es.: un amplificatore di tensione con guadagno 20). Gli studenti sono sollecitati a interrogarsi 
sulle conseguenze della scelta di ciascun singolo …</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=macchina_virtuale&amp;rev=1585054912&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2020-03-24T13:01:52+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>macchina_virtuale</title>
        <link>https://www.celec.org/doku/doku.php?id=macchina_virtuale&amp;rev=1585054912&amp;do=diff</link>
        <description>Configurazione macchina virtuale

(Ultima modifica 24/03/2020)

Gli strumenti software necessari sono distribuiti nella forma di una macchina virtuale linux. 
Sulla macchina virtuale sono istallati:

	*  Il simulatore GHDL
	*  il visualizzatore gtkwave</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=materiale_didattico_sep&amp;rev=1667741193&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2022-11-06T13:26:33+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>materiale_didattico_sep</title>
        <link>https://www.celec.org/doku/doku.php?id=materiale_didattico_sep&amp;rev=1667741193&amp;do=diff</link>
        <description>Materiale didattico

Note introduttive sul linguaggio VHDL (in evoluzione, ultimo aggiornamento 10 Ottobre 2022) [ apri]

Aritmetica (parte 1) [ apri]

Aritmetica (parte 2) [ apri]

Note sui file VHDL sviluppati nella lezione del 14 Ottobre 2021 [ apri]

Breve video sull'utilizzo di GHDL e GTKwave</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=mis_e_par&amp;rev=1486507572&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2017-02-07T22:46:12+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>mis_e_par</title>
        <link>https://www.celec.org/doku/doku.php?id=mis_e_par&amp;rev=1486507572&amp;do=diff</link>
        <description>Misure e parametri circuitali</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=modulatore_am&amp;rev=1622397553&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2021-05-30T17:59:13+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>modulatore_am</title>
        <link>https://www.celec.org/doku/doku.php?id=modulatore_am&amp;rev=1622397553&amp;do=diff</link>
        <description>Segnalatore AM

A partire dal sistema DDS sviluppato nel corso delle lezioni, sviluppare una periferica per NIOS II che sia in grado di trasmettere in AM un segnale sinusoidale continuo o modulato on-off, secondo le seguenti specifiche. 

	*  Frequenza della portante configurabile nella banda AM standard (525 – 1615 kHz)</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=multi_sprite&amp;rev=1622398988&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2021-05-30T18:23:08+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>multi_sprite</title>
        <link>https://www.celec.org/doku/doku.php?id=multi_sprite&amp;rev=1622398988&amp;do=diff</link>
        <description>Generatore di sprite

SI deve realizzare una entità capace di generare un quadro VGA sul quale sono posizionati un numero massimo di 4 sprite. Gli devono poter essere resi visibili/invisibili individualmente. Ciascuno sprite ha una dimensione di 32×32</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=qlsa&amp;rev=1496486197&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2017-06-03T10:36:37+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>qlsa</title>
        <link>https://www.celec.org/doku/doku.php?id=qlsa&amp;rev=1496486197&amp;do=diff</link>
        <description>This is a test</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=sep_intro_vhdl&amp;rev=1771968201&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2026-02-24T21:23:21+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>sep_intro_vhdl</title>
        <link>https://www.celec.org/doku/doku.php?id=sep_intro_vhdl&amp;rev=1771968201&amp;do=diff</link>
        <description>Prima introduzione al VHDL

VHDL per la descrizione e la simulazione di dispositivi digitali

Il linguaggio VHDL può essere usato per descrivere il comportamento presunto di blocchi logici, per specificare come questi blocchi sono interconnessi fra loro per formare un sistema più complesso e per simulare il comportamento del sistema complessivo in risposta a specifici stimoli.</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=sep_note&amp;rev=1776167232&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2026-04-14T11:47:12+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>sep_note</title>
        <link>https://www.celec.org/doku/doku.php?id=sep_note&amp;rev=1776167232&amp;do=diff</link>
        <description>Note e appunti

Note introduttive sul VHDL

Note introduttive (aggionrate al 4 Marzo 2026): [Scarica Le Note]

VHDL Cookbook

Il VHDL Cookbook è una introduzione sintetica al VHDL a cura dell'autore del libro di testo consigliato per il corso. Il Coockbook può essere consultato a questo</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=sep_software&amp;rev=1774340384&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2026-03-24T08:19:44+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>sep_software</title>
        <link>https://www.celec.org/doku/doku.php?id=sep_software&amp;rev=1774340384&amp;do=diff</link>
        <description>Strumenti e software necessari e opzionali

Simulatore GHDL e visualizzatore GTkWave

Il simulatore GHDL è necessario nella fase di studio del VHDL. Il simulatore è gratuito e facilmente istallabile su linux (vedi link).

Per istallare e usare GHDL e GTKWave du Windows, è necessario seguire la guida scaricabile da</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=sigmadelta&amp;rev=1719340965&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2024-06-25T18:42:45+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>sigmadelta</title>
        <link>https://www.celec.org/doku/doku.php?id=sigmadelta&amp;rev=1719340965&amp;do=diff</link>
        <description>Convertitore sigma delta del primo ordine

Di deve costruire una periferica che, assieme a un front end digitale aggiuntivo, si possa comportare come convertitore sigma delta del primo ordine. 

Con riferimento alla figyra seguente, il sottrattore, l'integratore e il comparatore deveono essere realizzati come circuito esterno a partire dalla tensione di alimentazione monopolare di 3.3 V, con 1.65 volte che rappresenta la tensione di riferimento (tensione</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=sistemi_logici_programmabili&amp;rev=1716223817&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2024-05-20T16:50:17+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>sistemi_logici_programmabili</title>
        <link>https://www.celec.org/doku/doku.php?id=sistemi_logici_programmabili&amp;rev=1716223817&amp;do=diff</link>
        <description>Sistemi Elettronici Programmabili

Materiale didattico

La pagina relativa al materiale didattico è in corso di organizzazione. Il materiale via via disponibile sarà reperibile al link Materiale Didattico.

Temi di esame (Fino ad anno accademico 2022/2023)

Gli argomenti per il progetto da preparare e discutere in sede di esame sono elencati nella pagina</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=slp_main&amp;rev=1771967929&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2026-02-24T21:18:49+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>slp_main</title>
        <link>https://www.celec.org/doku/doku.php?id=slp_main&amp;rev=1771967929&amp;do=diff</link>
        <description>Corso di Sistemi Logici Programmabili

----------

Link: Avvisi  (nessun avviso) 

----------

Contenuti del corso

Il corso affronta il problema della descrizione di sistemi logici complessi mediante un il lingiaggio formale di descrizione dell'hardware VHDL, la sintesi di sistemi digitali su FPGA e il progetto di SoC su FPGA.</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=sprite&amp;rev=1622399392&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2021-05-30T18:29:52+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>sprite</title>
        <link>https://www.celec.org/doku/doku.php?id=sprite&amp;rev=1622399392&amp;do=diff</link>
        <description>Geratore di sprite con immagine configurabile

Si deve realizzare una entità capace di generare un quadro VGA sul quale è posizionato un solo sprite. ALlo sprite devono corrispondere 2 immagini e deve essere possibile selezionare quale delle due immagini viene visualizzata. Lo sprite ha una dimensione di</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=start&amp;rev=1771966092&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2026-02-24T20:48:12+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>start</title>
        <link>https://www.celec.org/doku/doku.php?id=start&amp;rev=1771966092&amp;do=diff</link>
        <description>Link alle pagine dei corsi

Corso di Sistemi Elettronici Programmabili

Corso di Laboratorio di Elettronica

Corso di Dispositivi Logici Programmabili

Altre note

Nessuna nota per il momento!</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=stepper_v1&amp;rev=1591002230&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2020-06-01T09:03:50+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>stepper_v1</title>
        <link>https://www.celec.org/doku/doku.php?id=stepper_v1&amp;rev=1591002230&amp;do=diff</link>
        <description>Driver per motore passo passo (versione 1)

Specifiche

Il sistema digitale (SD da ora in poi) integra una UART mediante la quale un sistema esterno puù inviare dati. Ciascun byte ricevuto dal SD viene interpretato come una specifica di velocità di rotazione e direzione di rotazione per il motore passo passo. In particolare, il bit più significativo specifica la direzione di rotazione ('0' senso orario, '1' senso antiorario); i restanti bit (da 6 a 0 ) sono interpretati in binario naturale e il …</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=tang_nani&amp;rev=1589325755&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2020-05-12T23:22:35+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>tang_nani</title>
        <link>https://www.celec.org/doku/doku.php?id=tang_nani&amp;rev=1589325755&amp;do=diff</link>
        <description>Schedina di sviluppo Tang Nano

[{{ :slides:tang_nano.png?400|]

Generalità

La schedina d sviluppo per FPGA Tang Nano è prodotta dalla SIIPED e utilizza una FPGA prodotta dalla GOWIN. Sulla schedina è già presente quanto necessario per la configurazione della FPGA da PC. Si noti che è necessario un cavo USB-C per il collegamento della schedina al PC. Se non fosse disponibile tale cavo, è necessario acquisire anche un cavo adattatore da USB a USB-C.</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=temi_di_esame_sep_24&amp;rev=1720521814&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2024-07-09T10:43:34+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>temi_di_esame_sep_24</title>
        <link>https://www.celec.org/doku/doku.php?id=temi_di_esame_sep_24&amp;rev=1720521814&amp;do=diff</link>
        <description>Elenco temi di esame anno accademocp 23/24 e successivi

L’elaborato di corso consiste nella progettazione e nel test di una periferica per MicroBlaze che implementi le funzioni descritte in ciascuno dei temi di seguito riportati. 
Il progetto finale, che deve essere consegnato almeno una settimana prima della data prevista per l’esame, deve essere accompagnato da una relazione che descriva le strategie adottate per arrivare alla definizione della entità che è alla base della periferica. Le scel…</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=temi_di_esame_sep&amp;rev=1719341030&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2024-06-25T18:43:50+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>temi_di_esame_sep</title>
        <link>https://www.celec.org/doku/doku.php?id=temi_di_esame_sep&amp;rev=1719341030&amp;do=diff</link>
        <description>Elenco temi di esame

In questa pagina sono riportate le specifiche di alcuni sistemi digitali che devono essere progettati e implementati sulla piattaforma DE-10 Lite. La discussione del progetto sarà parte della prova orale. Il progetto e la sua discussione contribuiscono per il 40% alla formazione del voto finale.</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=tergicristallo&amp;rev=1641575235&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2022-01-07T17:07:15+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>tergicristallo</title>
        <link>https://www.celec.org/doku/doku.php?id=tergicristallo&amp;rev=1641575235&amp;do=diff</link>
        <description>Tergicristallo

Un braccio tergicristallo è calettato sull'albero di un servomotore in continua. 
A riposo il braccio si trova fermo nell'angolo di riposo $\alpha_0$ e il led è acceso e di colore verde.

Se si preme il pulsante B sulla schedina tang nano per un tempo inferiore a 1 secondo, il tergicristallo esegue una rotazione da $\alpha_0$$\alpha_1$$\alpha_0$$\alpha_1$$\alpha_1$$\alpha_0$$\alpha_0$$\alpha_1$$\alpha_0$$\alpha_0$$\alpha_1$</description>
    </item>
    <item rdf:about="https://www.celec.org/doku/doku.php?id=timer_uart_v1&amp;rev=1591002953&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2020-06-01T09:15:53+00:00</dc:date>
        <dc:creator>Anonymous (anonymous@undisclosed.example.com)</dc:creator>
        <title>timer_uart_v1</title>
        <link>https://www.celec.org/doku/doku.php?id=timer_uart_v1&amp;rev=1591002953&amp;do=diff</link>
        <description>Timer con visualizzazione su terminale seriale

Il sistema digitale si deve comporatre come un cronometro con conteggio in salita e discesa, risoluzione di 1 ms, tempo minimo 0 secondi, tempo massimo 999.999 secondi. 

Dopo il reset il tempo interno è fissato a 0 secondi e il conteggio è fermo. 
Ciascuno dei due tasti consente di avviare e interrompere il conteggio interno. Il conteggio in salita si avvia solo se il tempo interno è inferiere a 999.999 secondi, altrimenti la pressione del tasto n…</description>
    </item>
</rdf:RDF>
